7nm不是工藝的終點，而是物理上的天花板。做個小于7nm的東西其實不難，用電子束光刻（ebeam lith）就行，但問題是，硅晶體管做到7nm以下后，中間隔的原子層數太少了，量子隧穿效應就會讓漏電問題嚴重到無法忽略，這樣的晶體管根本沒法用。
芯片上集成的晶體管太多了，每個晶體管的柵極控制著電流能不能從源極流向漏極，而源極和漏極之間是通過硅連接的。隨著晶體管尺寸縮小，源極和漏極之間的溝道也跟著變短，當短到一定程度時，量子隧穿效應就會更容易發生。這樣一來，晶體管就失去了開關的作用，邏輯電路也就沒法正常工作了。2016年有篇網上的文章說，用現有硅材料的芯片，如果晶體管柵長低于7nm，電子就很容易出現量子隧穿效應，這對芯片制造商是個巨大挑戰。所以，7nm可能是硅芯片在物理層面的一個極限，但不一定絕對。
目前半導體行業肯定是先改結構來應對，但從理論上講，每十年降低60mV這個極限是現階段半導體無法突破的。真正的下一代半導體肯定會基于完全不同的工作原理，不管是TFET、MIFET還是其他什么原理，肯定都會取代現有的半導體技術。
難點和問題
半導體制冷技術挺復雜的，里面涉及一堆參數，隨便一個都會影響制冷效果。比如實驗室研究時，噪聲太大就會干擾實驗環境。因為這種技術是基于粒子效應的，而且還有可逆性，所以在應用中冷熱端會產生很大溫差，這也會影響制冷效果。
1. 半導體材料的優質系數提升不上來，直接影響技術應用。
2. 冷端和熱端散熱系統的優化設計還停留在理論階段，實際應用中作用不大，導致整個技術沒法按需求提升。
3. 這個技術在其他領域的應用受限，研究也沒從實際應用出發，所以擴展很難。
4. 在市場經濟環境下，想讓這項技術發展得好，還得考慮各種因素，只有把這些都搞定，才能讓技術真正發揮作用。
芯片上集成的晶體管太多了，每個晶體管的柵極控制著電流能不能從源極流向漏極，而源極和漏極之間是通過硅連接的。隨著晶體管尺寸縮小，源極和漏極之間的溝道也跟著變短，當短到一定程度時，量子隧穿效應就會更容易發生。這樣一來，晶體管就失去了開關的作用，邏輯電路也就沒法正常工作了。2016年有篇網上的文章說，用現有硅材料的芯片，如果晶體管柵長低于7nm，電子就很容易出現量子隧穿效應，這對芯片制造商是個巨大挑戰。所以，7nm可能是硅芯片在物理層面的一個極限，但不一定絕對。
目前半導體行業肯定是先改結構來應對，但從理論上講，每十年降低60mV這個極限是現階段半導體無法突破的。真正的下一代半導體肯定會基于完全不同的工作原理，不管是TFET、MIFET還是其他什么原理，肯定都會取代現有的半導體技術。
難點和問題
半導體制冷技術挺復雜的，里面涉及一堆參數，隨便一個都會影響制冷效果。比如實驗室研究時，噪聲太大就會干擾實驗環境。因為這種技術是基于粒子效應的，而且還有可逆性，所以在應用中冷熱端會產生很大溫差，這也會影響制冷效果。
1. 半導體材料的優質系數提升不上來，直接影響技術應用。
2. 冷端和熱端散熱系統的優化設計還停留在理論階段，實際應用中作用不大，導致整個技術沒法按需求提升。
3. 這個技術在其他領域的應用受限，研究也沒從實際應用出發，所以擴展很難。
4. 在市場經濟環境下，想讓這項技術發展得好，還得考慮各種因素，只有把這些都搞定，才能讓技術真正發揮作用。